캐시의 목적

:느린 메모리 때문에 발생되는, 프로세서 코어에 가해지는 메모리 액세스 병목현상 감소

 

메모리 계층 구조 : 주변의 기술에 의존해 있기 때문에 아키텍처 설계에 많이 의존

- 칩 : 프로세서 코어 내 레지스터 파일

- 보드 : 주메모리(TCM, SRAM, DRAM, 플래시와 다른 보드 레벨 비휘발성 메모리)

- 디바이스 : 보조 기억 장치(디스크, 테이프, 네트워크 저장 장치)

 

 

 

캐시 메모리

- 레벨(L1) 캐시(기본 캐시)

  : 가장 낮은 레벨에서부터 코드와 데이터를 임시로 저장하는 고속의 온칩 메모리

- 레벨(L2) 캐시(보조 캐시)

  : L1 캐시와 더 느린 메모리 사이에 위치

- 쓰기 버퍼

  : 캐시로부터 주메모리에 쓰기를 지원하는 매우 작은 FIFO 버퍼

- 캐시 라인

  : 주메모리와 캐시의 관계에서 더 느린 주메모리 사이에 전송하는 데이터의 작은 블록

Posted by croute

댓글을 달아 주세요